PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-261661

(43) Date of publication of application: 24.09.1999

(51)Int.CI.

H04L 27/22 H04L 7/02 H04L 25/08

(21)Application number: 10-057683

(71)Applicant: HITACHI DENSHI LTD

(22)Date of filing:

10.03.1998

(72)Inventor: ADACHI MASARU


OZAKI TATSUYA

SUDO SHIGEYUKI

(54) BAUD TIMING SYNCHRONIZATION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To accelerate estimating of an interpolation phase in a demodulation circuit, which acquires the identifying symbol value synchronous with the baud timing from the received signal that is asynchronously oversampled by the interpolation. SOLUTION: The output of a delay detection part 14', where a preamble series is received and the correlative arithmetic value set between the output series of a sinusoidal wave generation ROM 133a and a cosine wave generation ROM 133b are accumulated, and a sine wave component (A) and a cosine wave component (B) are outputted. A phase estimation means 133k accesses an inverse tangent ROM 133m, based on the ratio set between both components (A) and (B) and outputs the variable selection data, which decide the structure of an interpolation expression and the phase data. An interpolation coefficient ROM 134 outputs the coefficient data which are designated by the phase data to an interpolation part. An interpolation part constitutes



a temporal change coefficient filter by the use of the coefficient data and the sample value which is designated by the variable selection data.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-261661

(43)公開日 平成11年(1999)9月24日


(51) Int.Cl. ⁶ H 0 4 L 27/2 7/0 25/0	2	F I H 0 4 L 27/22 C 25/08 B 7/02 Z 27/22 F	
		審査請求 未請求 請求項の数6 〇L (全 9 頁	()
(21)出願番号 (22)出願日	特願平10-57683 平成10年(1998) 3月10日	(71)出願人 000005429 日立電子株式会社 東京都千代田区神田和泉町1番地 (72)発明者 安達 勝 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内 (72)発明者 尾崎 龍哉 東京都小平市御幸町32番地 日立電子株式	
		会社小金井工場内 (72)発明者 須藤 茂幸 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディア開発本行 内	

(54)【発明の名称】 ポータイミング同期方式

(57)【要約】

【課題】非同期にオーバサンプリングされた受信信号から、ボータイミングに同期した識別用のシンボル値を補間によって得る復調回路において、補間位相の推定を高速化する

【解決手段】ブリアンブル系列を受信した遅延検波部14′の出力と、正弦波生成ROM133a及び余弦波生成ROM133bのそれぞれの出力系列との相関演算値を累積し、正弦波成分(甲)及び余弦波成分(乙)を出力する。位相推定手段133kは甲と乙の比から逆正接ROM133mをアクセスし、補間式の構造を定める変数選択データと位相データを出力する。補間係数ROM134は位相データで指定される係数データを補間部140′に出力する。補間部140′は前記係数データと、変数選択データで指定されるサンブル値を用いて時変係数フィルタを構成し、補間出力を得る。



【特許請求の範囲】

【請求項1】 位相変調信号の復調回路で使用され、 送信クロックと非同期にオーバサンプリングされたサン ブルデータ系列から、ボータイミングの位相を推定し、 受信シンボルを補間によって得るボータイミング同期方 式であって、

相関演算部と第1の位相推定手段とにより、受信したプ リアンブル系列を利用した補間位相の計算をする第1の 補間位相計算モードと、クロック抽出手段と第2の位相 推定手段とによる高安定再生クロックのゼロクロス付相 10 を利用した補間位相の計算をする第2の補間位相計算モ ードの2つの補間位相計算モードを備え、

通信状態によって前記第1の補間位相計算モードと前記 第2の補間位相計算モードを切替えることを特徴とする ボータイミング同期方式。

【請求項2】 請求項1記載の発明において、バースト 通信時には第2の補間位相計算モードによって補間位相 計算を行い、バースト通信以外の時は第1の補間位相計 算モードによって補間位相計算を行うことを特徴とする ボータイミング同期方式。

【請求項3】 請求項1または請求項2記載の発明にお いて、前記第1の補間位相計算モードと前記第2の補間 位相計算モードとの補間位相計算モードの切替えは、受 信フレームの冗長部分で行うことを特徴とするボータイ ミング同期方式。

【請求項4】 請求項1または請求項2または請求項3 記載の発明において、前記第1の補間位相計算モード

受信したプリアンブル系列である第1のプリアンブル系 列と、該第1のプリアンブル系列を90度移相した第2 30 のプリアンブル系列とを有し、

受信した位相変調信号のベースパンド遅延検波出力のベ クトル信号系列と自走タイミングに同期する正弦波との 相関演算を累積した第1の累積値と、前記ベクトル信号 系列と自走タイミングに同期する余弦波との相関演算を 累積した第2の累積値とを出力する相関演算部と、

前記第1の累積値と前記第2の累積値との比から、前記 受信したプリアンブル系列の位相を推定し、必要な補間 多項式の変数を推定する変数選択データ、さらに補間係 数を指示する位相データを出力する第1の位相推定手段 40

前記位相データでアドレスされる補間多項式の係数列を 出力する係数メモリと、

前記変数選択データに従いオーバサンブルデータから複 数のサンプルを選択し、前記係数メモリの出力する係数 列によって補間多項式構造の時変係数フィルタを構成す る補間手段と、

を備えたことを特徴とするボータイミング同期方式。 【請求項5】 請求項4記載の発明において、前記第1 値の絶対値の大小から、推定するべき位相が0[rad]以 上かつπ/4[rad]未満か、あるいはπ/4[rad]以上かつπ /2[rad]以下であるかを判定し、

前者の位相範囲では前記第1の累積値を前記第2の累積 値で除算し、後者の範囲では前記第2の累積値を前記第 1の累積値で除算することで位相に関する情報を抽出す ることを特徴とするボータイミング同期方式。

【請求項6】 請求項5記載の発明において、前記第1 の位相推定手段において抽出された前記位相に関する情 報をアドレス情報とするメモリ回路を有し、

該メモリ回路の格納値は、前記アドレス情報の逆正接値 を近似した位相情報を格納するメモリを備え、前記位相 情報は逆正接値の絶対値が1以下の範囲であることを特 徴とするボータイミング同期方式。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はディジタル位相変調 信号の復調回路において、識別点の受信サンプルを得る ために用いられるボータイミング同期方式に関する。

[0002] 20

> 【従来の技術】ディジタル位相変調信号の復調回路に、 ディジタル信号処理技術を適用しLSI化を容易にした り、汎用のプロセッサで構成することが行われている。 【0003】このとき受信信号は標本化され多値データ の形式で扱われる。一方、受信信号の識別点の判定に は、受信信号から再生したボータイミングが必要であ る。このボータイミングに同期したサンプルを判定して 受信ビットを出力する。

【0004】とのため、標本化クロックをボータイミン グに同期させるか、あるいはボータイミングに同期した サンブルを受信サンブル系列から補間によって求めると とが行われる。

【0005】図10に、それぞれの様子を示す。図10 (a)は前者の同期サンブルの場合、図10(b)は後者の非 同期サンプルの場合<u>の</u>説明図である。位相変調の1シン ボルあたり4倍のオーバサンプルとした。n番目のシン ボルの4倍の各サンブルをXn(0)~Xn(3)で示す。

【0006】同期サンプルの場合Xn(2)のサンブルを 受信シンボルとして判定すれば良いが、非同期サンブル ではサンプル間の補間によってボータイミングに同期し たサンプルを生成する。

【0007】補間を用いる方法は、ディジタル回路のみ で実現可能であり、必要なオーバサンブル数を低く設定 できるため構成が容易であること、及び同期精度も柔軟 に設定できる利点とを備えている。図8の従来例の構成 を説明するブロック図を用いて、以下具体的に述べる。 【0008】図8において、1は入力端子、10aと10bは ミクサ、10cは90度移相器、10dはローカル発振器、11a と11bはロールオフ低域フィルタ、12aと12bはA/D変換器 の位相推定手段は、前記第1の累積値と前記第2の累積 50 であり、入力端子1から入力された位相変調信号を直交

検波し、標本化を行う回路を構成する。また130は補間部、131はクロック抽出手段、132は位相推定手段、14は遅延検波部、15は周波数補償部、2aと2bは受信シンボルの出力端子、134は補間係数ROMであり、ディジタル信号処理が行われる。ここで直交検波された信号は、A/D変換器12a、12bとからその同相成分の I 信号,直交相成分の Q 信号をそれぞれ出力し、補間部130とクロック抽出手段131に送られる。ただし、A/D変換器12a、12bにおける標本化クロックは、ボータイミングと非同期かつボー速度の 4 倍のクロックが用いられるとする。前記補間部130では、補間係数ROM134より与えられる時変係数によって、時変係数フィルタ演算による補間処理を実施する。

【0009】との補間を行うためには、標本化クロックとボータイミングの位相差を求め、これを引数として前記係数ROM134をアクセスする処理が必要である。

【0010】前記位相差は…前記クロック抽出手段131 においてボータイミングクロックを再生し、位相推定手段132により、そのゼロクロス位相を計算することで求まる。

【0011】前記クロック抽出手段131において131aと131bは乗算器、131cは加算器、131dはボー速度周波数を中心周波数とする帯域通過フィルタである。 前記A/D変換器12a, 12bから出力した、位相変調信号が直交検波された同相成分の I 信号と直交相成分の Q信号は、それぞれを乗算器131a, 131bで2乗され、それらの出力が加算器131cで合成される。前記乗算器131a, 131bで2乗操作されることにより、クロック周波数の線スペクトルが強調される。そして加算器131cで I 信号に含まれるクロック成分と Q信号に含まれるクロック成分とを加算強調する。 前記加算器131cの出力は帯域通過フィルタ131dで不要周波数成分を除去され、ボータイミングクロックとして抽出される。前記帯域通過フィルタ131dの Qを高く設定することで、クロックの安定度を高くすることができる

【0012】次に前記クロック抽出手段131から出力されたボータイミングクロックは位相推定手段132に送られ、該位相推定手段132は、送られてきた該ボータイミングクロックをもとに、抽出クロックのゼロクロス位相を計算する。前記位相推定手段132において、132aは2 40段のシフトレジスタ、132bはゼロクロス検出器、132cは位相計算部である。シフトレジスタ132aに格納される2つの連続サンブルを用いて、前記ゼロクロス検出器132bはサンブル間の符号の変化を検出する。この検出結果を、前記ゼロクロス検出器132bは位相計算部132c及び補間部130、遅延検波部14、周波数補償部15に出力する。該補間部130、遅延検波部14、周波数補償部15で処理される信号は、このゼロクロス検出器132bの出力クロックタイミングによって動作する。ゼロクロス位相は、ゼロクロスをまたぐ2つの連続サンブルを直線補間(1次近 50

似)して求めることができる。前記位相計算部132cは、前記ゼロクロス検出器132bから送られてくる符号の変化データと、前記シフトレジスタ132aから送られてくる連続サンブルデータとから、この直線補間を行い、補間位相を位相差データとして、前記補間係数ROM134に出力する。

【0013】補間位相を求める過程には、前記帯域通過フィルタ131dを含むため、ここで群遅延が生じる。この遅延は一般的にボー速度周波数と整数倍の関係にない。そこで位相推定結果にフィルタ遅延を含めて正しい補間位置になるように、前記補間係数ROM134のメモリ内での配置や、あるいは前記補間部130において時変係数フィルタ演算のサンブル配列を工夫する必要がある。

【0014】前記補間部130においては、例えばラグランジェの多項式構造の時変係数フィルタが用いられる。 ここでボータイミングに同期したサンプルをシンボル毎 に出力すれば良い。

【0015】以上のような従来例では、補間係数ROML34の大きさによって、柔軟に補間精度が設定できること、

20 補間を用いているのでオーバサンブル数を低くでき√構成が容易である。

【0016】同じくディジタル信号処理による方法として、補間を用いず、オーバサンブル数を上げ、位相推定によって求めた点に最も近いサンブルを選択することも考えられるしかし、消費電力デバイス速度などの点で低速通信のアブリケーションを除いて実用が困難である。【0017】なお、図8に示す従来例では、その結果出力された信号データを、さらに遅延検波器14においてベースバンド遅延検波処理して識別データを得て、さらにローカル発振器10dのエラーを周波数補償部15で補償し、受信シンボルの同相成分Ⅰ信号を出力端子2aを介して出力し、直交分成分Q信号を出力端子2bを介して出力している

【0018】上述のような補間を用いる公知例としては、特開平6-120991号公報がある。

[0019]

【発明が解決しようとする課題】上記に述べたように従来の補間方式では、ボータイミングクロックの安定度を高めるため帯域通過フィルタを高びなする必要があった。このため群遅延が増加して、同期時間が長くなるといった特性があった。したがって高速同期が必要なバースト通信には不向きであった。

【0020】例えば、図11に示す構造のフレームをバースト的に通信する場合を考える。図11では110がタイミング同期確立のためのプリアンブル部、111、113がデータ部、112がフレーム同期のための同期語部である。データ部111、113を正しく復調するためには、帯域通過フィルタの遅延時間に対しプリアンブル部110の区間を長くする必要がある。しかし、プリアンブル部110は送信データとしては冗長な部分であり、伝送効率の観

点ではブリアンブル部の長さは出来るだけ短い方が望ま しい。このプリアンブル部の部分がデータ部に比して、 長いほど、プリアンブル部に合わせてフィルタのQを調 整すると、ジッタが増大して誤り率特性が劣化する。

【0021】本発明の目的は、補間方式に適合し、かつ 高速同期が可能なボータイミング同期方式を提供すると とにある。

[0022]

【課題を解決するための手段】上記目的のため本発明の ボータイミング同期方式は、ブリアンブル系列(イ)と 前記プリアンブル系列を90度移相した第2のプリアンブ ル系列(ロ)を準備し、ベースバンド遅延検波出力のベ クトル信号系列に対し、前記イ及び口との相関を計算す る相関演算手段と、前記イとの相関演算の結果値(甲) と前記口との相関演算の結果値(乙)の比から、受信し たプリアンブル系列の位相を推定し、必要な補間多項式 の変数を指定する変数選択データ、さらに補間係数を指 示する位相データを出力する位相推定手段と、前記位相 データでアドレスされる補間多項式の係数列を出力する 係数メモリと、前記変数選択データにしたがいオーバサ 20 ンプルデータから複数のサンプルを選択し、前記係数メ モリの出力する係数列によって補間多項式構造の事変係 数フィルタを構成する補間手段を備える。

[0023]

【発明の実施の形態】本発明実施の一例の構成を示すブ ロック図を図1に示す。図1において、14′は遅延検波 部、130′は補間部、15′は周波数補償部、133zは相関 演算部、133kは位相推定手段、133mは与えたアドレスの 逆正接値を格納するメモリ(以下逆正接ROM)、133nは データセレクタ、3はモード制御信号入力端子、501aは X信号、501bはY信号、502aはX出力、502bはY出力、*

> $X n(k)=I n(k) \cdot I n-1(k) + Qn(k) \cdot Qn-1(k) \cdots 式(1)$ $Y_n(k)=I_{n-1}(k)\cdot Q_n(k)$ — $I_n(k)\cdot Q_{n-1}(k)$ ·····式(2)

30 [0028]

以後、CのXn(k)をX信号、Yn(k)をY信号と称する。 【0029】X信号501aとY信号501bはそれぞれ相関演 算部133zと補間部130′ に入力する。

【0030】ととで前提のプリアンブル系列の場合、遅 延検波部14′の出力は図9に示すようになる。π/4シフ トQPSKは1シンボルで2ビットの情報を担う。プリアン ブル系列では、図9の「10」シンボルと「01」シン ボルで示す2つの状態間をシンボル周期で交互に遷移す る。即ち、X信号501aには2シンボルで1周期となる正 弦波の4倍サンプル列が、Y信号501bにはX信号501aの 符号反転したサンプル列が現れる。

【0031】さて相関演算部133zの構成は以下の通りで ある。

【0032】X信号501aは相関演算部133zに入力すると 分岐して2入力の乗算器133cと133dに入力する。Y信号5 01bは同様に乗算器133eと133fに入力する。前記乗算器1 * 503aは出力信号甲、503bは出力信号乙である。また従来 例の説明に用いた図8と同等の部分には同じ符号が付し てある。

【0024】さらに前記相関演算133zを構成している部 分で、133aは正弦波を生成出力するメモリ回路(以下正 弦波生成ROM)、133bは余弦波を生成出力するメモリ回 路(以下余弦波生成ROM)、133c, 133d, 133e, 133fは 乗算器、133g, 133hは引き算回路、133i, 133jは積算回 路である。

【0025】また信号条件として、図1の実施例での入 力する位相変調信号はπ/4シフトOPSK信号とし、直交検 波でのオーバサンプル数は1シンボルあたり4倍とす る。また受信するフレームは図11で説明した構造を持 つとして、プリアンブル部110のビット配列は、「10 011001・・・」の交番符号とする。

【0026】以下に動作を説明する。入力端子1からA/D 変換器12a, 12bまでの動作と直交変調信号が補間部13 び を通って受信シンボル信号として出力端子2a, 2bか ら出力される流れの説明は、従来例で説明した内容と同 様なので省略する。

【0027】直交検波され標本化された4倍オーバサン ブルの [信号とQ信号は遅延検波部14′ に入力される。 該遅延検波部14'では入力された I 信号と Q 信号のサン プルと1シンボル時刻前のサンプルを用いて、次に示す 遅延検波演算を行う。ただしnシンボル目の各4倍サン ブルを順に、In(k), Qn(k), k=0, 1, 2, 3として表 す。このとき、次の式(1)、式(2)のように遅延検波演算 の結果4倍サンプルのXn(k)、Yn(k)のサンプル系列を 得る。

る。また乗算器133dと133eの他方の入力には余弦波ROM1 33bが接続している。そして前記正弦波生成ROM133aが接 続している前記乗算器133c、133fの出力は、前記乗算器 133cが引き算器133qの被減数入力に、前記乗算器133fが 同じく引き算器133gの減数入力に接続する。前記余弦波 生成ROM133bに接続している前記乗算器133d, 133eにつ いては、前記乗算器133dが前記引き算器133hの被減数入 力に、前記乗算器133eが同じく前記引き算器133hの減数 入力に接続する。この前記引き算器133g 133hの出力 は、それぞれ積算回路133i、133jに入力する。また前記 **積算回路133iの出力を甲、同じく前記積算回路133iの出** 力を乙と称する。

【0033】前述の相関演算部133zは働きは次のようで ある。

【0034】図2に4倍サンプルと位相推定値の関係を 示す。図2には自走ボータイミングに同期して繰り返す 33cと133fの他方の入力には正弦波ROM133aが接続してい 50 4倍オーバサンブルカウント値と前記正弦波生成ROM133

aと前記余弦波生成ROM133bの出力波形のイメージが示してある。各出力波形の1周期は2シンボルとしている。即ち、プリアンブル系列とそれを90度移相した波形を自走タイミングで順次出力している。

【0035】前記相関演算部133zは入力するX信号501 a、Y信号501bと、自走ボータイミングに同期する正弦 波との相関演算の累積値を計算し、出力信号甲503aとす る。また同様に余弦波との相関演算の累積値を計算し、 出力信号乙503bとする。プリアンブル系列ではY信号501 はX信号501aの符号反転となるので、X信号501aと生成 波形との乗算結果からY信号501bと生成波形の乗算結果 を減算することで、加算強調が行われる。これを積算回 路133i、133jで所定シンボル数積算する。例えば16シ ンボルの期間積算する。当然、プリアンブル長は積算シ ンボル数より長い必要がある。

【0036】さて、前記出力信号甲503a及び出力信号乙503bは、プリアンブルの正弦波成分、余弦波成分であるから、前記出力信号甲503aと出力信号乙503bの結果を正接値として、逆正接を求めれば受信したX信号502a、Y信号501bの位相が求まる。

【0037】との位相は、図2に示すようにオーバサンブルカウント値0を中心に $\pm\pi/2$ [rad]の範囲となる。いま2シンボルを1周期としているので、逆正接により求まる位相は1シンボルの全区間を含み、補間位相が計算できる。

【0038】との計算は、前記位相推定手段133kと前記 逆正接ROM133mによって行われる。との過程を次に示 す。図3は位相推定と補間式の選択処理の動作フローの 一例を示す図である。位相推定手段133kで実施される。 出力信号甲503aと出力信号乙503bの比を求めるとき、そ 30 の比が1以下になるように工夫する。必要な逆正接ROM1 33mの引数である正接値を1以下とすることで、メモリ 容量を圧縮できる。また結果が1以下になる場合の除算 処理は、汎用DSP(ディジタル・シグナル・プロセッサ) で比較的容易に実行できる。

【0039】図3のフローにしたがって順次説明する。 【0040】入力した正弦波相関累積値(出力信号甲503a)と余弦波相関累積値(出力信号乙503b)の絶対値の大小を比較する(ステップ300)。出力信号乙503bの絶対値が出力信号甲503aの絶対値を計算する(ステップ302)。出力信号乙503bの絶対値を計算する(ステップ302)。出力信号乙503bの絶対値が出力信号甲503aの絶対値未満である場合、余弦値となる(乙÷甲)の絶対値を計算する(ステップ303)。この除算結果は、逆正接ROM133mをアクセスするためアドレスとして必要なもので、本実施例では除算結果の上位7ビットを使用する。結果は非負数であるから、整数値として0~127を得る。

【0041】ステップ300~303までの場合分けは、求める位相が0~ π /4の範囲と π /4~ π /2の範囲で計算方法

を分ける意味がある。

【0042】図4に逆正接ROM引き操作を説明する図を示す。縦軸が1以下となる正接値、あるいは余弦値、横軸(1)が $0\sim\pi/2$ [rad] の位相、横軸(1)が $0\sim\pi/2$ 2の範囲を164分割したときの整数値表現である。正弦値と余弦値は174を中心に折り返す曲線を描く。そこで、図示したように170~170位相範囲の逆正接ROMを用意すれば、計算を工夫することで1700範囲を特定することができる。また170~170範囲であれば正接値が11以下となり、必要なアドレス数を圧縮できる。このように逆正接ROM引き操作は、除算結果の上位ビットを整数値読みしたアドレスで、整数値で格納した位相を読み出すことを意味する。

【0043】補間精度は0~π/2[rad]の分割数で決まる。そして分割数を全てアクセスするための必要な除算結果のビット精度が求まる。0~π/2[rad]を64分割、即ち4倍オーバサンブル間を32分割する精度で補間を行う場合、除算結果に求められるビット数は例えば7ビットである。128ワードのROM格納値をブロットした図を図50に示す。

【0044】図3のフローの説明に戻る。ステップ302 の次は位相推定値として、前記整数読み正接値でアクセ スした逆正接ROM133mの格納値を読み出すステップ(ステ ップ304)。そしてこの整数値位相で補間係数ROMをアド レスするステップ (ステップ306) である。またステッ プ303で余弦値を求めた場合、位相推定値はπ/2[rad]を 示す整数値64から、余弦値をアドレスとする逆正接ROML 33mの格納値を引き算する(ステップ305)。この場合の 補間係数ROMのアドレス計算は、ステップ305で求めた位 相推定値から32を引き算した値とするステップ(ステッ プ307) で行う。即ち、補間係数ROML34として0~π/4[r ad]のサンプル間の補間位置に対する係数のみ用意し、 π/4を超える位相差があった場合、補間式に代入するサ ンプルをシフトさせる。よって、4倍サンプルのどのサ ンブルを使用して補間を行うか、推定位相値によって処 理ステップの切替えが必要となる。図3のステップ308 ~ステップ314の処理が該当する。

【0045】まず、前記出力信号甲503a、出力信号乙503bの符号の関係を調べ(ステップ308)、位相の進み、後れを判定する。次に位相推定値がπ/4[rad](整数値32)以上か未満かで場合分けを行う(ステップ309及び310)。その結果、ステップ311~314に示す4通りの補間式を選択するための、変数選択コードが補間部130′に出力される。

【0046】補間式としては連続する3つのサンブルを使用するラグランジェ多項式を用いる。補間位相に対する、この多項式の係数値を図6に示す。位相推定部133kから前記ステップ306の位相推定値あるいは前記ステップ307の位相推定値からπ/4(整数値 32)を引いた値が、位相データとして出力される。これによって補間係

数が決定される。

【0047】以上が位相推定部133kの構成と動作であ る。次に補間部130′の動作を説明する。図7に補間部1 30′の構成の一例を示す。図7において130xはX信号デ ータ501aに対する補間処理を行う補間処理ブロック、13 OvはY信号データ501bに対する補間処理を行う補間処理 ブロックである。補間処理130xと補間処理130yの構成は 全く同等である。

【0048】補間処理ブロック130xにおいて、130aは6 段のシフトレジスタ、1306は6入力3出力の選択回路、 130c, 130d, 130eは乗算器、130fは3入力の加算器であ る。また130gは3段のシフトレジスタで、補間係数ROML 34から読み出された3点補間の係数値が格納される。遅 延検波部14 から出力されたX信号データ501aは順次シ フトレジスタ130aに入力され、この6 サンプルのデータ が選択回路130bに入力される。選択回路130bの選択制御 入力には、モード制御信号と位相推定手段133kの出力す る変数選択データとが入力される。この2つの制御入力 にしたがって選択された3点のサンプルデータをそれぞ れ、乗算器130c, 130d, 130eへ入力する。 これら乗算器 20 130c, 130d, 130eへはシフトレジスタ130gの出力が入力 されており、3つの乗算器出力を加算器130fで加算して X信号501aの補間出力(X出力)502aを得る。Y信号50 1bの場合も同様にしてY信号の補間出力(Y出力)502b を得る。以上の補間計算はDSPによって実行することを 想定している。補間計算を行うタイミングは前記シフト レジスタ130aに図7に図示した順番にデータが並んだ時 行えば良い。選択回路130bはこの順番に基づき選択する ように設計する。上記の順番は4サンブルシフト毎に現 れるので、1シンボル周期に1回、補間出力が行われ る。

【0049】ととで、入力端子3から補間部1301に入力 するモード制御信号について説明する。該モード制御信 号は、前記補間部130 の他、前記データセレクタ133n の制御入力に接続する。前記データセレクタ133nは、モ ード制御信号にしたがって、前記位相推定手段132から 出力する位相データと前記位相推定手段133kの出力する 位相データのどちらかを選択して前記補間係数ROM134の アドレスとして出力する。また、前記補間部130~は、 前記モード制御信号にしたがって、2つの補間位相計算 40 の方法のどちらかに計算方法を切り替える。本実施例で は前記相関演算部133zと前記位相推定手段133kによるプ リアンブル系列を利用した補間位相の計算と、前記クロ ック抽出手段131と前記位相推定手段132による高安定再 生クロックのゼロクロス位相を利用した補間位相の計算 の2つのモードを備える。

【0050】後者のモードは、バーストフレームが長期 に渡り連続して、前記帯域通過フィルタ131dの遅延時間 が問題とならなくなった場合などに、高安定なゼロクロ クロスを指示する場合、前記補間部130′は前記位相推 定手段132のゼロクロス検出時に補間を行うように動作 する。ただしこの切り替え動作は受信フレームの冗長部 分で行うものとする。

【0051】以上のような信号処理過程により、プリア ンブル系列を受信することで補間すべき位相がプリアン ブル期間内に高速に計算できる。この構成にはフィルタ 手段を用いていないので、遅延が発生せずパースト通信 に好適である。

【0052】実施例では特に位相計算に必要な逆正接RO ML33mの容量を低減する目的で、位相計算方法を工夫し ている。求める位相の範囲を0~π/4, π/4~π/2に分 割し、前者は1以下の正接値から、後者はπ/2から1以 下の余弦値を減算した値を求める方法を用いた。

【0053】この結果必要な逆正接ROMは正接値が1以 下の位相範囲となっている。また、π/4 [rad] を超え る補間は4倍オーバサンプルを1サンプルシフトすると とで対応した。したがって補間に必要な係数ROMも0~π /4 [rad] の範囲で済み、従来例のゼロクロス検出によ る係数ROMを共用することができる。

[0054]

【発明の効果】以上説明したように本発明によればディ ジタル処理に適し、低オーバサンプルで構成の容易な補 間型のボータイミング同期方式において、補間位相の推 定にフィルタ手段を用いていないので遅延が発生せず、 髙速に推定が行える効果がある。

【0055】その結果、バースト通信に補間型のボータ イミング同期方式が適用できる。

【図面の簡単な説明】

- 30 【図1】 本発明の実施例の構成を説明するブロック 図。
 - 【図2】 4倍サンプルと推定位相の関係図。
 - 【図3】 位相推定と補間式の選択処理の動作フローチ ャート。
 - 【図4】 逆正接ROMの引き操作を説明する図。
 - 【図5】 逆正接ROMの格納値。
 - 【図6】 補間係数ROMの係数値の一例。
 - 【図7】 補間部130′の構成の一例を示す図。
 - 【図8】 従来例の構成を説明するブロック図。
- 【図9】 ブリアンブル部の遅延検波出力を説明する 図。
 - 【図10】 シンボル補間動作を説明する図。
 - 【図11】 フレーム構造の一例を示す図。

【符号の説明】


1:入力端子、 2a, 2b: 出力端子、 3: モード制御端 10a, 10b: ミクサ、 子、 10c:90度移相器、 ローカル発振器、 11a, 11b: ロールオフ低域フィル 12a, 12b: A/D変換器、 130, 130′:補間 130a:シフトレジスタ、 130b: 選択回路、 ス利用に切り替えるためである。モード制御信号がゼロ 50 0c, 130d, 130e:乗算器、 130f:加算器、130g:シフ


11

トレジスタ、 130x、130y:補間処理ブロック、 14, 14':遅延検波部、 15, 15':周波数補償部、 13 1:クロック抽出手段、 131:クロック抽出手段、 13 1a, 131b:乗算器、 131c:加算器、 131d:帯域通過 フィルタ、 132, 133k:移相推定手段、 132a:シフトレジスタ、 132b:ゼロクロス検出部、 132c:位相 計算部、 133a:正弦波生成ROM、 133b:余弦波生成R* * CM、 133c, 133d, 133e, 133f: 乗算器、 133g, 133h: 引き算器、 133i, 133j: 積算回路、 133m: 逆正接RCM、 133n: データセレクタ、 134: 補間係数ROM、 501a: X信号、501b: Y信号、 502a: X出力、502b: Y出力、 503a: 出力信号甲、 503b: 出力信号乙、

12

【図1】






| (図2) | (U2) | (

【図11】

J 9777 h	デー部	вw	1'一排
110	111)	112	113



[図10]

